

Soluzione della prova scritta di Fondamenti di Elettronica

del 26 gennaio 2017, parte digitale

- 1) Siamo in presenza di una logica a pass-transistor con $F = \bar{A}B + A\bar{B}$.
- 2) Essendo una logica a pass-transistor con solo il transistor di tipo n, siamo in grado di scaricare C_L fino a 0V, ma possiamo caricarlo solo fino a $V_{DD}-V_T$. Abbiamo quindi:

A	B	F
0	0	0
0	V_{DD}	$V_{DD}-V_T$
V_{DD}	0	$V_{DD}-V_T$
V_{DD}	V_{DD}	0

- 3) L'unico caso in cui la porta preleva energia dall'alimentazione per caricare C_L è quando abbiamo $A=0$ e $B=1$ (cioè con probabilità $P_{\bar{A}B} = 0.25$) dato che in tutti gli altri casi non c'è percorso tra V_{DD} e C_L . Va però aggiunto che il prelievo è necessario solo quando C_L è scarica (cioè con probabilità $P_{F=0} = 0.5$). Quindi:

$$P_D = C_L V_{DD} (V_{DD} - V_T) f P_{F=0} P_{\bar{A}B} = 3.26 \mu W$$

dove il termine V_{DD}^2 è stato sostituito da $V_{DD}(V_{DD} - V_T)$ dato che la carica si ferma a $V_{DD}-V_T$

- 4) Per prima cosa calcoliamo il ritardo di un invertitore ad area minima che carica se stesso:

$$t_{p0} = \frac{2C_{inv}}{\beta'_n V_{DD}} F \left(\frac{V_T}{V_{DD}} \right) = 13.7 ps$$

dove $F=1.98$, $C_{inv} = (1 + \varepsilon)C_{m1} = 2.48 fF$ e $C_{m1} = (C_{OX}L_{MIN}^2 + 2C_{GSO}L_{MIN}) = 0.83 fF$.

Passando poi al buffer, i primi 3 stadi pilotano una capacità che è il doppio della loro capacità di ingresso, mentre il quarto (che ha capacità di ingresso $8C_{inv}$) pilota C_L . Abbiamo quindi:

$$t_{tot} = 3 \cdot 2t_{p0} + t_{p0} \frac{C_L}{8C_{inv}} = 771 ps$$